互动科普

静电释放阻击电子设备的加速微型化

对于静电释放，我们都很熟悉：穿着胶皮鞋在毛毯上行走或者触摸一块金属，都可能产生短暂的放电。当静电突然产生时，我们会有轻微的电感，但是，现代电子设备遇上静电时，它是没有感觉的。

在干燥的冬天，行走在新地毯上可以产生高达35000伏的放电，我们之所以没有被这样高的电压电伤，是因为产生的电流非常微弱。但它们已经足以破坏那些敏感的微电子器件。科学家已经研究出了一些巧妙的方法来避免这种破坏。但是，随着器件的进一步微型化，它们对静电释放（ESD）更敏感。原来的防静电方法不再适用了。我们能否继续找到新的静电防护方法、保持微型化革新的步伐呢?

喜欢自己动手摆弄计算机的人都知道，开主机箱的时候，自己都知道该"接地"，例如把手放在金属暖气片或其他金属装置上。这种“接触”积累的静电荷传输给了另一物体。微处理器和其他芯片都有内置防护装置，但是对于未来的微电子设备，静电保护措施将更加引起人们的重视。静电释放的问题，不仅存在于电子产品中，而且也存在于产品的制造过程中:从晶片的制造到封装再到系统的装配，每一步都存在静电威胁。

一般来说，制造和安装电子元器件时，静电造成的威胁最大，而一旦元器件已经安全地组装到机器里(如办公桌上的计算机)。这种危害就小多了。一些静电保护措施显然是以此为前提的(见下页的图文)。在元器件制造的最早期阶段就存在静电戚胁：甚至完全靠机械而非电气原理工作的照相平板印刷光掩膜都存在危险(见71页的图文)。对微电子器件而言，静电的主要危害是对工作元件的热损坏以及对绝缘层的击穿。不过，磁盘驱动头面临的问题比较独特，它还包括静电的磁效应以及空气动力学的因素(见73页的附文)。

从20世纪60年代起，微芯片中就开始采纳ESD保护性设计。出于技术需要和公司战略的考虑，几十年来一直如此。通过制造更小更快的晶体管等元件，每一代微电子新产品都证明了“摩尔定律”所言不虚。在不远的将来，微电子行业将会面临阻止它继续前进的障碍。当我们无法制造出更小更快的晶体管时，这一天就来临了。但是除此之外，还有一个障碍：即使我们能够制造出更小的芯片，但如果无法切实解决静电释放的问题，这样的芯片也是没有用的。这两个障碍哪一个会更早到来尚未可知。

来自ESD的热杀手

发生ESD时，究竟是什么使电子器件失效的呢? 罪魁祸首是放电电流产生的热量，它足以熔化金属。ESD产生的内部温度可达摄氏1500度，超过了铝、铜和硅的熔点。即使金属未熔化，也会对器件造成损害。二极管和晶体管的性质是由半导体掺杂物决定的：精细掺入的杂质原子(掺杂物)产生了具有特殊电气性质的区域。过热会导致杂质迁移，损坏器件合理工作所必需的精细的区域特性。

电流的趋肤效应以及热传播，使热量集中于一点，从而情况变得更糟糕。当半导体的某一局部被显著加热时，它的电阻会骤降，导致更多的电流流过最热的地方，使局部的温度变得更高(见下页图)。为了预防热损害，必须使电流均匀分布地通过电子设备。几何学和设计的均衡性在此起了关键的作用。材料的热导率、热容和熔点都决定了这个器件的储热和均匀散热的能力。

各种元器件之间的连接，与现代设备里复杂的晶体管一样重要。这种连接既包括同一层芯片的各半导体器件的相互连接，也包括不同层面之间的垂直连接。为了提高半导体芯片的运算速度和运算能力，元器件和连接导线都在不断地减小尺寸。多年来都是用铝做连接导线，但铝在660℃就熔化了。在研究了l0年之后，大约从1997年起微电子学转向用铜做连接导线，主要是因为铜有更好的电导率，能使电路更小和运行更快，另一个好处是铜的熔点更高(1083℃)，使导线的耐热性更好。

与导线由铝过渡到铜形成对比的是，改进后的绝缘材料对静电敏感却有微小的副作用。在市面上的微电子设备中，这些低介电常数材料构成金属导线之间的绝缘区域。材料的低介电常数减少了导线之间的电容，相应地就减少了串扰(导线之间的干扰)，提高了高频信号和短脉冲的传输速率。然而遗憾的是，与传统绝缘材料二氧化硅相比，低介电常数绝缘材料的导热系数较小，所以在静电发热时，它们的散热效率低。为了弥补这方面的不足，需要更精细的电子设计、宽导线连接和其他一些措施来减少发热。尽管如此，同时引入铜导线和低介电常数材料的实际效果仍然提高了微电子设备的静电防护能力，有助于设备向千兆赫(GHz)速度迈进。

现在，我们来讨论微芯片上的主要功能件——晶体管。目前最基本的数字技术是MOSFET设备，这是根据它们采用的金属氧化物半导体场效应晶体管而得名的。基本的MOSFET结构包含两个杂质区域——源级和漏级，它们被一个叫做通道的区域分开(见72页图)。通道的上面是所谓门级，它与通道被一薄层二氧化硅绝缘体隔开。加在门级的电压控制流过源级和漏级之间通道的电流。

最近，这类设备进入了纳米时代。例如今年8月，Intel公司宣布了生产长50纳米、氧化物厚1.2纳米(仅仅五层原子)的门电路芯片的计划。电介质越薄，导致崩溃的电压就越低。不仅是过热能导致绝缘层崩溃，载流子(电子或空穴)挣脱分子的束缚，像微小的闪电一样在绝缘体中划过，也能使绝缘体崩溃。由氧化物造成的缺陷称为针孔。如果氧化物层特别薄，对微芯片的轻微操作都有可能在门电路上产生针孔。

MOSFET的源级和漏级也是高度敏感的，在这些区域的静电释放会导致MOSFET热崩溃。当静电释放的高电压到达漏级，也就是那里的电场增强时，这个强电场就会加速载流电子的运动，使它们有足够的能量把其他电子撞击成自由电子。这些二级电子(以及相应的空穴)使电流更加增强，并且撞击更多的电子脱离束缚，如此下去，产生“雪崩”效应。在这一过程中，如果电流从晶体管流到附近的衬底，使晶体管呈现不稳定的“负阻抗”状态，情况就更糟了。电流的增大导致大量发热，很可能出现前面所述的热崩溃。

保护脆弱的晶体管的主要方法是在芯片上加静电防护电路，把晶体管上产生的静电导入大地或电源电极。其他的电路就可以像铁路运输一样，将电流从一个电源级传输到另一电源级，直到流入大地为止。

20世纪60年代和70年代，这些静电防护装置通常是硅控防护电路，但在80年代和90年代的技术通常用MOFFET自身来保护晶体管。因为静电防护的晶体管不需要符合被保护晶体管的高性能标准，所以它们比被保护的晶体管坚固多了。然而，这些保护电路的添加会影响微芯片的性能。将这种负面影响降至最小的芯片优化设计是一件非常繁琐的工作。

当前，最好的静电防护设备是硅制p—n二极管。它与同体积的晶体管ESD设备相比，能处理更多的静电释放。因为晶体管必须通过狭窄的通道输送电流，门级要预防介质击穿，这一点限制了晶体管。应用广泛的CMOS(complementarymetaloxidesilicon)工艺就包括了用一个中性p-n二极管结构连接MOSFET和它的衬底。它能实现ESD设备的功能，虽然优化还是个问题，但容易实现与其他连接衬底的P—n二极管的集成。

大约从1995起，芯片中的线路宽度减少到250纳米甚至更小，人们采用了一种叫做“电源钳”的智能电路，通过电源到地的终极电路来释放静电流。例如，有些“电源钳”电路用一个简单的选频滤波器来区别静电脉冲和正常的信号，其他的还有如检测过压静电的电路。当设备检测到一个静电脉冲时，就由这个脉冲产生的信号打开晶体管电路，把静电电流安全释放到大地。很多年前，晶体管还没有这样的高速度来解决高达千兆赫的静电脉冲，但现代高速晶体管已没有这方面的困难了。

今天，所有的微处理器和一些其他的器件如射频芯片，都用到了ESD防护电路和“电源钳”电路。随着电路的不断微型化，这些元器件的设计变得困难起来。因为它们既要提供更好的保护，又不能影响它们所保护晶体管的高性能，而且它们的尺寸又需要缩小。这些技术是否能满足未来半导体发展的需要仍然没有一个评判标准。

绝缘硅技术

在微电子学的绝缘硅技术中，传统的MOSFET静电防护方法遇到了困难。绝缘硅技术希望通过减少晶体管电容(该电容减慢了金属连接之间信号的传送)实现高速。在硅绝缘装置中，工作电路元件是嵌在一层硅膜里面的。绝缘层将这层硅膜与芯片衬底隔开。这层绝缘膜意味着不能自然形成二极管，把静电从敏感的内部器件导到衬底。在没有垂直二极管时，唯一的选择就是在硅膜的旁侧设置其他结构。在l994年，当绝缘硅技术研究刚开始的时候，一些观察员曾对配套的静电防护措施表示质疑。2000年IBM的主流绝缘硅微处理器中，在信号输入与电源接线排之间的旁侧p-n二极管提供了足够的ESD保护。绝缘硅技术将继续满足未来超薄的(硅层薄至200纳米)设备中。

CMOS系统特别适合数字应用装置，例如微处理器。部分原因是在0(关)状态下，产生的电流极小；而在l(开)状态下，传输效率高。但是它不太适用于作为现代生活组成部分的高速通讯设备，如移动电话、手提电脑以及连接因特网的有线或无线个人数字助手。今后l0年，这个市场会继续快速成长，应用速度将从10GHz增加到100GHz。这就要求更微型化且速度更快的电路，但这种电路对ESD也会更敏感。(一种称为射频CMOS的技术能在IGHz到10GHz范围内工作，但在超过10GHz时尚无应用。)

由于应用新材料，特别是硅锗(SiGe)和砷化镓(GaAs)，一度被MOSFET所取代的双极晶体管又重新得到人们的重视。与场效应管不同的是，双极晶体管的电流在发射极和集电极两个区域之间流动，其大小由流入一个干涉区域一一基极的电流来控制。半导体隔离带的特性决定了它是接近于导体还是接近于半导体。通过制造这个隔离带，比纯硅制造的晶体管运行速度要快100倍。晶体管生产商通过调节含锗的百分率来控制硅锗晶体管基极的隔离带特性。通过这种方法，含有不同隔离带的晶体管叫做异质结双极晶体管。(因Herbert Kroemer在异质结晶体管方面较早的研究，他荣获了2000年诺贝尔物理学奖。)硅锗晶体管用在高速示波器、手提电话、全球定位系统(GPS)和高速通信装置中。

在CMOS工艺的标准硅层上面设置硅锗晶体管，就能同时利用硅锗晶体管和CMOS两者的优点。在这些设备上的ESD保护与CMOS上的非常类似：由硅锗层双极性二级晶体管构成的二极管把硅锗晶体管中的电流导走，就像通常的二极管和MOSFET在CMOS元件中所做的一样。

在100GHz之内，这些技术都很有效，但是如果超过这个速度，将会发生什么呢?(IBM公司已经在实验室演示200GHz的晶体管，并正在制造120GHz的晶体管。)在速度达数百千兆赫时，我们可能要开始寻求一种与现在全然不同的ESD保护技术。

另外一种异质结技术就是用砷化镓，它的电气特性比硅好。物理学家借助高质量的GaAs来研究量子霍尔效应和其他奇异现象。在商业上，GaAS应用于移动电话的功率放大器、电子电路连接到光纤的光学接头。它还广泛应用于太空，如人造卫星和星际探测器。

GaAs很难应用在标准的CMOS设备上。在硅制元件中，二氧化硅可制作绝缘层，但自然中没有与二氧化硅相似的GaAs氧化物。缺乏GaAs的氧化物也阻碍了在硅、绝缘硅和硅锗中应用的那类ESD防护措施在GaAs中的应用。因此，GaAs设备相对来说对ESD更敏感：仅仅1000伏的静电，GaAs设备就很难幸免，更不用说在地毯上行走通常所产生的几千伏的静电了。

电火花隔离技术

在太空应用中，ESD保护也是一个大问题。地球附近的范艾伦带和从太阳来的粒子流，都是设备表面静电的来源。高能量的电子还能渗入设备内部，在电路板上集结静电。发展适用于GaAs设备的ESD保护是一个挑战，但对未来飞行任务的成功是必不可少的。

约在10年前，当时在德国达姆施塔特大学的Bock演示了一种称作场发射装置或者电火花隔离的新的GaAs芯片保护措施。它们是一些蚀刻在GaAs中的圆锥形，圆锥的顶端与设备的其他部分之间是空气隔离带。静电压在锥顶产生很强的电场，造成空气隔离带产生火花，以释放静电。与基于二极管和晶体管的ESD保护相比，场发射装置有很多优点：首先，它们电容低，因此减少了对设备正常功能的影响。更重要的是，它们能够释放大电流，并且可以反复使用。一旦它们走出实验室进入实际应用，将在GaAs功率放大器和空间应用中提供一定水平的ESD保护。

不久的将来，传统半导体的ESD保护方法可能不再适用于更快、更小的设备。不仅是GaAs，还有其他技术也许要求助于诸如电火花隔离等方法来解决静电问题。另一方面，设计者也可能用新材料制造更可靠的晶体管，并采用芯片外装置来防止ESD脉冲进入微电路。

公元前600年，Miletus古城的泰利斯在探索静电释放的时候，他恐怕很难想到26个世纪之后，静电会影响技术发展的方向和可靠性，而我们仍然要和静电作斗争。探讨半导体、磁记录头、光掩膜和其他的微结构中静电的产生与释放，将继续是研究和开发的焦点。随着技术转向微型化和认识静电的新理念的出现，有关ESD电路的发明和专利将像雨后春笋样勃然起。

[崔琳琳／译 曾少立／校]

静电释放可以像闪电一样毁掉现代微电子行业。芯片的每一次微型化和功能优化，设计人员都要相应地改进静电保护方法。

静电烧坏导线

静电释放产生的电流脉冲会导致过热，这种过热会烧坏芯片的层之间以及元件之间的导线。铝导线被能够紧贴绝缘体的钛层所包裹。当导线过热时，两边的绝缘层开裂，熔化的铝就会渗漏出来。图a表示绝缘硅微处理器在7500伏特静电下的情景。现在使用的铜导线有更高的熔点。铜嵌在钽填料里，图b表示当导线加热时，铜上面的绝缘层开裂。如果上面没有了绝缘层，铜就会鼓泡或蒸发掉，如图c所示。在非常高的温度下(3017℃以上)，钽填料熔化，铜漏了出来，如图d所示(图中导线宽度数据的单位是微米)。

半导体上高压电荷的基本影响

介质击穿

a绝缘薄层很容易被介质击穿：强大的电场能在绝缘层的一面到另一面产生一连串的分子缺陷，就像闪电划过天空。这种缺陷留下永久的“针孔”。

b由于电场强度是单位距离上的电压，因此厚绝缘层比薄绝缘层所承受的电场要弱些，也就更难以被击穿。

雪崩效应

C雪崩效应源于加在半导体上的过强电场作用。该电场将自由电子和空穴加速到足够的能量，使它们撞击产生新的自由电子和空穴对，使电流增大。

d电场又加速这些新增的载流子，它们又撞击产生更多的自由载流子，这种连锁作用会产生非常强的电流。

电子电流的集束

e半导体的电阻会随着温度升高而下降，因此如果局部显著升温(图中黄色区域)，更多的电流就会流过那里。

f电流的集束反过来加剧了升温(图中橙色区域)，这样又进一步集中了电流。

MOSFET的击穿

这是一张被静电释放所破坏的MOSFET管的原子显微图片，图中明显可以看到电子电流的集束。颜色表示半导体的高度，大片的绿色和黄色阴影是熔融硅流出的结果。

MOSFET晶体管的热破坏

普通MOSFET晶体管工作时，电流流过源极和漏极之间的窄沟道，栅极电压决定沟道电流的导通与否。当一很高的静电电压脉冲作用于漏极时，由于雪崩击穿(见7O页图)，漏极电流变得很大(1)。电流通过夹断层(2)到达衬底，改变夹断层上的电压直到晶体管突然跳回至原状态，电流又重新流向源极(3)。一般来说，温度最高的是漏极和沟道的结点处。

静电防护电路必须在此脉冲到达芯片上的晶体管之前使其改道，但在正常情况下防护电路不应该影响到正常的数据信号流或者工作晶体管的状态。

磁头上的静电

在磁记录行业，人们用磁阻元件读取计算机磁盘上的信息。磁头是带有一薄层磁阻材料条纹的碳化钡晶片。磁头扫过磁盘时，磁盘磁场强度的变化会改变磁头条纹的磁阻，这一磁阻信号将转换为电压。由于新的磁盘驱动器设计不断加大磁盘信息的密度。磁阻条不得不设计得越来越窄。

除了熔融磁阻条外。静电放电还可能造成一系列的威胁。放电引起的电流会形成磁场，从而改变磁盘上的记录数据。在磁盘驱动器内，磁盘与磁头在高速运动。与飞行于30米高的喷气式飞机的情况极其类似：ESD造成的一个小小针孔或熔化点就会破坏航空动力系统，导致大灾难。

老式磁头没有内置的ESD保护装置。它们体积较大，敏感度较低，而且不是用硅晶片做传统保护的底层。这种ESD保护造价高昂。过去只专注于驱动器磁效应的磁学家们也只是最近才开始重视静电的影响。

磁阻头附近设置低阻旁路保险丝。为静电电流提供了另一条通路，可以避免生产中的静电故障。机械的方法是通过缩短连接磁头的导线来避免在组装磁盘驱动器时发生故障(类似于激光二极管中的弹簧，见69页附文)。新的磁头设计是在硅晶片上掺磁性物质，可以实现如微处理器中那样的整体防护。

不过，磁头仍然是对静电最敏感的设备。由于所谓的超大磁致电阻效应，即便是35伏的低压都能损坏目前的磁头。而被称为隧道磁阻装置的下一代磁头。由于磁片间的量子隧道效应，将更容易受损——10伏的放电电压就可以造成危害了。这样的敏感度使得制造这种磁头十分困难，研究人员也对能否克服这一障碍心中无数。

—S．H．V．